


Đại Học Công Nghiệp TP HCM



THIẾT KẾ MẠCH TÍCH HỢP VỚI HDL

GV: Vũ Thị Hồng Nga

Biên soạn năm 2019

Chương 6: Thử nghiệm và xác minh quá trình thiết kế

1. Thử nghiệm và xác minh quá trình thiết kế :

- Là quá trình thử nghiệm nguyên lý hoạt động của mạch thiết kế và xác minh tính chính xác, ổn định của mạch thiết kế so với yêu cầu đưa ra của người sử dụng vi mạch.
- Các bước thực hiện là:
 - + mô tả thiết kế sẽ được kiểm tra (design under test_DUT)
 - + vẽ sơ đồ kiểm tra (test plan)
 - + liệt kê các trường hợp cần kiểm tra (test case)
 - + viết testbench để kiểm tra thiết kế

2. Các cách thử nghiệm và xác minh quá trình thiết kế

- Viết chương trình verilog và mô phỏng tổng hợp trên quatus
 - đơn giản, dễ làm nhưng chấp nhận sai số khi mô phỏng các mạch logic có nhiều cổng logic
- Viết chương trình verilog và testbench dùng phần mềm modelsim
 - Độ chính xác cao và dễ làm vì người lập trình có thể tự kiểm soát thời gian trễ của các cổng logic
- Viết chương trình verilog về nạp code xuống chip FPGA
 - dễ làm nhưng phải có sẵn phần cứng có gắn chip FPGA và các ngoại vi để kiểm tra kết quả

3. Thử nghiệm và kiểm tra thiết kế dùng Modelsim

Ví dụ 1: Mô tả cổng and hai input, viết code và kiểm chứng kết quả dùng modelsim


B1: Viết code verilog

```
//top modul  
// and_gate_2input  
  
module and_gate (a,b,y);  
input a,b;  
output y;  
    assign y = a&b;  
endmodule
```

B2: Viết code testbench

```
module and_gate_tb;  
reg a,b;  
wire y;  
initial  
begin  
    a = 1'b0; b = 1'b0;  
    #50  
    a = 1'b0; b = 1'b1;  
    #50  
    a = 1'b1; b = 1'b0;  
    #50  
    a = 1'b1; b = 1'b1;  
    #200  
    $finish;  
end  
and_gate u(a,b,y); //ham ket noi modul top va testbench  
endmodule
```

B3: Chạy mô phỏng trên modelsim




B4: Giải thích kết quả mô phỏng

Ví dụ 2: Mô tả IC 74LS138, viết code và kiểm chứng kết quả dùng modelsim

Nguyên lý hoạt động:

- Đây là decoder 3-8, ngõ ra tích cực thấp, có 3 ngõ vào ABC, 8 ngõ ra (Y0-Y7) và 3 chân cho phép (E1,E2,E3).
- Khi E1,E2,E3 tích cực thì mạch hoạt động, với mỗi tổ hợp nhị phân của ABC thì chỉ có duy nhất 1 ngõ ra tích cực thấp



B1: viết code verilog

```
module decoder3_8(ena,in,out);
Input  [2:0]ena;
Input  [2:0]in;
Output [7:0]out;
reg    [7:0]out;
always @(ena or in)
begin
    if(ena==3'b100)
    begin
        case(in)
            3'b000:out=8'b11111110;
            3'b001:out=8'b11111101;
            3'b010:out=8'b11111011;
            3'b011:out=8'b11110111;
        ;
```


```
            3'b100:out=8'b11101111;
            3'b101:out=8'b11011111;
            3'b110:out=8'b10111111;
            3'b111:out=8'b01111111;
        endcase
    end
else
    out=8'b11111111;
end
endmodule
```

B2: viết code testbench

```
module tb_decoder3_8();  
  reg [2:0] ENA;  
  reg [2:0] IN;  
  wire [7:0] OUT;  
  initial  
  begin  
    ENA=3'b000;  
    IN=3'b111;  
    #500  
    ENA=3'b100;  
    #200  
    IN=3'b000;  
    #200  
    IN=3'b001;  
    #200  
    IN=3'b010;
```

```
    #200  
    IN=3'b011;  
    #200  
    IN=3'b100;  
    #200  
    IN=3'b101;  
    #200  
    IN=3'b110;  
    #200  
    IN=3'b111;  
    #2000 $finish;  
  end  
  decoder3_8 D(.ena(ENA),.in(IN),.out(OUT));  
endmodule
```

B3: kết quả mô phỏng




The screenshot shows a logic circuit simulation. At the top, there is a 7-segment display showing the hexadecimal value '0000'. Below it is a truth table with three inputs: ENA, IN, and OUT. The table has 12 columns, each representing a different input combination. The ENA input is '000' for the first two columns and '100' for the remaining ten. The IN input has values '111', '000', '001', '010', '011', '100', '101', '110', and '111' across the columns. The OUT input shows the corresponding 8-bit binary output for each combination.

ENA	IN	OUT
000	111	11111111
100	000	01111111
100	001	11111110
100	010	11111101
100	011	11111011
100	100	11110111
100	101	11101111
100	110	11011111
100	111	10111111
100	111	01111111
100		
100		

B4: nhận xét kết quả mô phỏng

Ví dụ 3: Mô tả D flip flop có ck tác động theo cạnh lên, rs tích cực mức thấp. Viết code và kiểm chứng kết quả dùng modelsim



Dn	Qn+1
0	0
1	1

B1: Viết code verilog


```
module d_ff (ck, d, rs, q);  
input ck, d, rs;  
output q;  
reg q;  
always @ (posedge ck or negedge rs)  
begin  
    if (rs == 1'b0)  
        q <= 0;  
    else  
        q <= d;  
    end  
end  
endmodule
```

B2: Viết code testbench

```
module testbench();  
reg CLK,RST_N,DATA_IN;  
wire QOUT;  
initial  
begin  
    CLK=0;  
    RST_N=0;  
    DATA_IN=0;  
    #205;  
    RST_N=1'b1;  
    #500;  
    DATA_IN=1'b1;  
    #305  
    RST_N=1'b0;  
    #195;  
    RST_N=1'b1;
```

```
#205  
DATA_IN=1'b0;  
#2000  
$finish;  
end  
always @(CLK)  
    #50 CLK<=~CLK;  
d_ff U(CLK,DATA_IN,RST_N,Q_OUT);  
endmodule
```

B3: kết quả chạy mô phỏng trên modelsim



B4: Giải thích kết quả mô phỏng



Thank you for
listening

